

Disciplina: Lógica Reconfigurável

Professor: Marcelo de Oliveira

Período: 2026/1

Atividade 1: Portas lógicas

Nome:

Data: 27/03/2026

Implemente o exemplo que vimos na *Aula 5 – Introdução ao ambiente de desenvolvimento e primeiros códigos*, mas faça uma saída para cada porta lógica, a partir das entradas **A** e **B**:

- **NOT** (para cada entrada)
- **AND**
- **OR**
- **NAND**
- **NOR**
- **XOR**
- **XNOR**

O operador para cada uma dessas funções no VHDL é o seu próprio nome.

Faça tudo em um mesmo código (na mesma arquitetura), isto é, crie 8 saídas e cada uma recebe o resultado de uma operação. Por exemplo:

```
1 -- [...]  
2 z1 <= not a;  
3 z2 <= a and b;  
4 -- [...]
```

Na simulação, você pode incluir todas as saídas ao mesmo tempo para observar o resultado.

O exercício deve ser entregue na forma de um relatório em PDF no Classroom, que deve incluir:

- Breve introdução contendo os conceitos da atividade
- Código VHDL comentado e/ou acompanhado de um texto explicativo
- Uma imagem da simulação
- Uma imagem (ou o PDF em anexo) do diagrama RTL

A avaliação (dessa e das demais tarefas) considera cada um dos itens pedidos acima, sendo 70% da nota correspondente ao código e seu funcionamento correto e o restante da nota relativo aos demais itens (neste caso, conceitos da atividade, código comentado ou explicado, imagens da simulação e do diagrama RTL).

A nota de cada atividade só será atribuída mediante a apresentação do trabalho para o professor.

Atividades entregues com atraso valem -25% para até uma semana de atraso, -50% para duas semanas e não são aceitas depois disso.

Atividade individual ou em dupla.